加利福尼亞州山景城，2011年6月28日—全球領先的半導體設計、驗證和制造軟件及知識產權（IP）供應商新思科技有限公司（Synopsys,Inc.，納斯達克股票市場代碼：SNPS）日前宣布：即日起推出面向多種180納米工藝技術的DesignWare®AEON®非易失性存儲器（NVM）知識產權（IP）。這些產品包括數次可編程（FTP）IP、射頻識別(RFID)IP多次可編程（MTP）IP和可擦可編程只讀存儲器（EEPROM）多次可編程（MTP）IP等多種IP解決方案。Synopsys提供的DesignWareAEONNVMIP可面向多種領先工藝技術并具有100多種不同的存儲配置，并且這些IP都符合相應的業界規范。DesignWareAEONNVMIP在標準CMOS工藝技術上進行實施時，無需額外的掩膜或工藝步驟要求；因此，它們成為了無線、RFID、模擬和混合信號SoC設計的理想之選。

　　Synopsys豐富的MTP和FTPNVMIP解決方案組合可為多樣化的終端應用提供優化的電氣性能，這些應用包括精確模擬設計中的性能修調和校準、超低功耗無線應用中的數據存儲、或者是實時數據記錄應用的高耐用性等。這些解決方案幫助設計師降低了將NVMIP集成到各種SoC設計中的成本和風險。

　　DesignWareAEON嵌入式NVMIP的一個主要優點是它不需要高壓生成電路——通過標準的CMOS技術就能完成所有的編程和再編程工作，從而無需額外的掩膜和工藝轉換。這使得這些設計在一個單一核心電源上就能工作，并由此除去了為NVM編程而單獨產生一個高電壓信號和支持高電壓I/O焊盤所引起的多種復雜情況。此外，DesignWareAEONNVMIP支持的溫度范圍超越了行業標準，針對商用和工業產品可高達125°C，在汽車產品中可支持高達150°C，這可確保設計師開發出能夠承受嚴苛工藝、電壓和溫度變化的、堅固耐用的SoC產品。這些DesignWareAEON產品可確保設計師選擇最佳配置，從而幫助他們實現各種應用SOC的功耗、性能和面積優化。

　　• AEON/FTPTrim：該解決方案是各種模擬和混合信號SoC設計的理想選擇，相對于一次性可編程(OTP)方案，它可有效地利用面積（在低于0.07mm2面積上可容納256位數據），并提供高達100次的寫入周期和更大的靈活性。
　　• AEON/MTPRFID：定位于各種RFID和無線SoC設計，這款超低功耗解決方案可提供高達1000次的寫入周期，讀操作電壓可低至1.0V。
　　• AEON/MTPEEPROM：完全符合汽車級標準（AEC-Q100），這款產品在高達150°C的高溫下可支持高達100萬個寫入周期。

　　“Verayo擁有專利的硅芯片‘DNA’技術——物理層防克隆功能(PhysicalUnclonableFunctions，PUF)技術，為RFID芯片安全驗證解決方案提供了具有不可克隆性的物理層安全技術，這種安全驗證方案針對各種移動和近距離無線通信（NFC）應用。為保證RFID芯片的設計成功，Verayo借助經實際工藝驗證的第三方IP顯得非常重要，這可確保能夠滿足我們嚴苛的成本和功能要求。”Verayo首席執行官EricDeprat說，“在我們最新的混合信號RFID芯片中實施SynopsysDesignWareAEONNVMIP，可為我們的解決方案提供更多附加價值，諸如客戶可編程性和大幅改善的設計性能和面積，同時降低集成風險并幫助我們抓住機會將產品快速上市。”

　　“無線和RFID公司正將180nm工藝作為低成本和高性能的節點，以向下一代消費電子和汽車的芯片設計提供差異化的特性和功能。”Synopsys公司IP和系統市場副總裁JohnKoeter說：“帶有可重編程NVMIP技術的芯片發貨量已經超過30億片，并且目前已完全經過180nm工藝節點驗證，Synopsys為SoC設計師們提供了一個面向功耗、面積和性能優化的、已經驗證過的解決方案，不僅可以降低他們的集成風險，還能加速上市時間。”

　　供貨
　　面向180nm工藝技術的DesignWareAEON嵌入式NVMIP現在已可向幾家領先的晶圓代工廠商供貨。DesignWareAEON嵌入式NVMIP也適用于領先的65nm到250nm工藝技術。如需更多信息，請登陸http://www.synopsys.com/nvm.

　　關于DesignWareIP
　　Synopsys是一家為各種SoC設計提供高質量和硅驗證過的IP解決方案的領先供應商。公司豐富的DesignWareIP產品組合包括：針對各種廣為應用的協議，包括各種控制器、物理層（PHY）和驗證IP的完整的接口IP解決方案、模擬IP、各種嵌入式存儲器、邏輯庫和可配置處理器內核。此外，Synopsys還提供用于構建各種虛擬原型的SystemCTM事務級模型，以用于軟件的快速開發以及芯片投產前的開發。憑借其強大的IP開發方法、各種可重用工具，以及在質量和全面技術支持方面的大力投入，Synopsys使得設計人員能夠加快產品上市時間和減少集成風險。如需更多有關DesignWareIP的信息，請登陸http://www.synopsys.com/designware，或者在Twitter（http://twitter.com/designware_ip.）上關注我們。

　　關于Synopsys
　　新思科技有限公司（Synopsys,Inc.,Nasdaq：SNPS）是全球電子設計自動化（EDA）行業的領導者，為全球電子市場提供用于半導體設計、驗證和制造的軟件、知識產權（IP）和服務。Synopsys完整的、集成化的產品組合將其實施、驗證、IP、制造和現場可編程門陣列（FPGA）等方案集于一體，幫助設計師和制造商解決了當前面對的各種關鍵挑戰，如功率消耗、良率管理、系統到芯片（system-to-silicon）驗證以及實現時間等。這些技術領先的解決方案可幫助Synopsys的客戶建立競爭優勢，既可以將最好的產品快速地帶入市場，同時降低成本和進度風險。Synopsys的總部位于加利福尼亞州的山景城（MountainView），并且在北美、歐洲、日本、亞洲和印度設有大約70家辦公室。如需獲得更多信息，請登陸http://www.synopsys.com。

　　Synopsys和Designware是Synopsys有限公司的注冊商標或商標。本新聞稿中提及的任何其他商標或者注冊商標都是其相應的擁有者的知識產權。